4.3k字4 分钟

# 概述与基本概念 基带调制是一种将数字信息转换为适合在基带信道上传输的电信号的技术。它通过不同的电平或脉冲形状来表示数字比特。 与采样（如m(t)=∑nm(nTs)sin[2πW(t−nTs)]2πW(t−nTs)m(t)=\sum_nm(nT_s)\frac{sin[2\pi W(t-nT_s)]}{2\pi W(t-nT_s)}m(t)=∑n​m(nTs​)2πW(t−nTs​)sin[2πW(t−nTs​)]​）不同，基带调制信号通常表示为脉冲序列的线性叠加：s(t)=∑kskϕk(t)s(t)=\sum_k s_k\phi_k(t)s
2.1k字2 分钟

# 基本概念与评价指标 理想信道编码：在理想情况下，如果传输速率 RRR 小于信道容量 CCC，当码长 nnn 趋于无穷大时，差错率 PPP 可以趋近于 0。错误指数 E(R)E(R)E(R) 描述了差错率随码长的下降速度，即 P≤e−nE(R)P \le e^{-nE(R)}P≤e−nE(R)。 信道编码种类： 反馈检测（Detection with Feedback）：通过反馈信道进行检测和确认。 自动重传请求（ARQ, Automatic Repeat reQuest）：一种差错控制方法，结合了错误检测与重传机制。 前向纠错（FEC, Forward Error Correction
5.3k字5 分钟

# 采样 # 理想采样 理想采样是指用一个冲激串对连续信号 m(t)m(t)m(t) 进行采样，得到离散信号 ms(t)m_s(t)ms​(t)。 时域表达式 ms(t)=m(t)s(t)=∑nm(t)δ(t−nTs)=∑nm(nTs)δ(t−nTs)m_s(t) = m(t)s(t) = \sum_n m(t)\delta(t-nT_s) = \sum_n m(nT_s)\delta(t-nT_s) ms​(t)=m(t)s(t)=n∑​m(t)δ(t−nTs​)=n∑​m(nTs​)δ(t−nTs
4.7k字4 分钟

# 数学基础 # 傅里叶变换 傅里叶变换 (FFF) 是一种将信号从时域转换到频域的数学工具，其逆变换 (F−1F^{-1}F−1) 则将信号从频域转换回时域。 傅里叶变换公式 X(f)=F{x(t)}=∫−∞∞x(t)e−j2πftdtX(f) = F\{x(t)\} = \int_{-\infty}^{\infty} x(t)e^{-j2\pi ft}dt X(f)=F{x(t)}=∫−∞∞​x(t)e−j2πftdt 傅里叶逆变换公式 x(t)=F−1{X(f)}=∫−∞∞X(f)ej2πtfdfx(
1.3k字1 分钟

# 外设概述 # 外设功能与分类 外设（Peripheral Devices）是用来扩展或增强计算机系统功能或性能的设备。 根据功能，外设可分为： 输入设备：如键盘、鼠标。 输出设备：如显示器。 存储设备：如固态硬盘。 网络设备。 # 处理器与外设的连接方式 处理器与外设的连接方式主要有分散连接和总线连接两种。 # 分散连接 分散连接是指处理器和每个设备之间都有独立的通信通道。这种方式的缺点是布局布线困难，可扩展性差。 # 总线连接 总线（Bus）是指在计算机系统内部，用于连接各个部件并传递信息的公共连接线。所有外部设备都连接在统一的接口（总线）上。 优势：布局布线简单，可扩展性强。
5k字5 分钟

# 计算机体系架构概述 经典的计算机体系结构基于冯·诺依曼架构，其核心组成部分包括：输入设备、输出设备、以及由控制器、运算器和存储器构成的核心处理单元。 # 存储器的基本分类与参数 存储器可根据其特性分为两大类： 半导体存储器： ROM（只读存储器）：仅可读取数据。 RAM（随机访问存储器）：允许随机读写，其访问时间与数据位置无关。 顺序访问存储器：访问数据时需按顺序进行。 衡量存储器性能的关键参数包括： 容量：以字节（Byte）或比特（bit）为单位。 速度： 访问时间：从发出读请求到数据输出所需的时间。 存储周期：连续两次启动存储器访问所需的最小时间间隔。 带宽：单位时间内读
9.6k字9 分钟

# 指令格式与译码 # 指令字段 所有指令均为 32 位，根据不同指令类型，字段分布和功能如下： 字段名 位范围 位数 功能描述 适用指令类型 Instruction 31:0 32 32 位指令 R/I/J Op 31:26 6 操作码 R/I/J Rs 25:21 5 源寄存器 R/I Rt 20:16 5 源/目标寄存器 R/I Rd 15:11 5 目标寄存器 R Shamt 10:6 5 移位量 R Func 5:0 6 功能码 R Imm16 15:0 16 16 位立即
3.3k字3 分钟

# 什么是流水线？ 流水线是一种通过将指令的执行过程分解为多个子过程，并让这些子过程同时执行，从而实现并行加速的技术。这使得 CPU 的每条指令在执行过程中可以与其他指令的不同子过程同时进行，显著提高了指令的吞吐率。 通过流水线技术，可以将 CPI (每条指令的平均时钟周期数) 降低到接近 1，并将时钟周期降低到单周期处理器的 1/5，从而达到时空复用和并行加速的目的。 CPU 执行时间的计算公式为： CPU 执行时间=指令数×CPI×时钟周期CPU\ 执行时间 = 指令数 × CPI × 时钟周期 CPU 执行时间=指令数×CPI×时钟周期 通过优化这
2k字2 分钟

# 处理器结构 # 普林斯顿/冯·诺依曼架构 普林斯顿架构（又称冯·诺依曼架构）的特点是指令和数据共用同一个存储器。在这种架构中，CPU 处理器由控制单元和计算单元组成。 # 哈佛架构 与普林斯顿架构不同，哈佛架构将指令存储器和数据存储器分开，使得 CPU 可以同时获取指令和数据，从而提高处理效率。 # 程序执行流程 程序通常通过以下两种方式转化为机器可以执行的指令： 编译：高级语言 -> 编译器 -> 汇编语言 -> 汇编器 -> 机器语言。这种方式将整个程序一次性编译成可执行文件。 解释：高级语言 -> 解释器 -> 机器语言。这种方式逐行
4.2k字4 分钟

# 基本概念 # 时钟与同步 时钟生成 环形振荡器： 由奇数个反相器首尾相连组成。其周期为反相器个数与单个反相器延迟乘积的两倍。 时钟触发 边缘采样： 时序电路在时钟信号的上升沿或下降沿对输入信号进行采样，以更新其内部状态。 时钟域 同步： 指信号的事件发生与时钟的节拍严格保持一致。 时钟域： 指所有同步于同一个时钟信号的信号集合。 # 有限状态机 (FSM) 定义： 一种抽象的数学模型，用于描述一个系统在特定输入下如何从一个状态转移到另一个状态，并产生相应输出。 六大要素： 状态（State）： 系统的当前情况。 输入（Input）： 外部信号。 输出